クロックシンセサイザは、シングルクロック信号周波数をさまざまな出力周波数に変換する電子回路です。周波数値はMHzで示されます。クロックシンセサイザは、元の倍数 (変換レート)の周波数を生成します。これはフェーズロックループ (PLL)で動作します。
クロックシンセサイザは、標準パッケージ (QFN、 TSSOP、SOICなど)に収められている半導体デバイスです。
用途
PLLシンセサイザとは
PLLシンセサイザはアナログデバイスです。PLL 回路は電圧制御発振器(VCO)を備えています。VCO出力は、位相コンパレータからのフィードバックを使用して入力信号の位相及び周波数に合わるように 常に調整されます。PLL回路は、一般にRFレシーバ回路を入力キャリア信号に同期(ロック)させるために使用されます。VCO出力と位相コンパレータの間に周波数ディバイダ(Integer-N)を導入すると、 PLL回路の出力周波数はfin/nになり、 位相はfinに固定されます。finが非常に安定した固定周波数発振器から生じており、nがプログラム可能である場合、 この回路は正確なデジタル周波数シンセサイザの基盤となります。
ダイレクトデジタルシンセサイザとは
ダイレクトデジタルシンセサイザ(DDS)は、デジタルデバイスです。水晶発振器、 NCO (数値制御発振器)及びDAC (デジタル - アナログコンバータ)で構成されています。DDSは アナログPLLシンセサイザと比較して、 位相ノイズを改善し、周波数間の遷移がある出力をより適切に制御できます。また、ジッタ性能も向上しています。