Silicon Labs Si5348A-B-GM クロック信号調整器

搭載のマルチDSPLLテクノロジーにより、追加外部コンポーネントの必要性が低減することから、基盤のフットプリントとBOMが削減されます。 3個のDSPLLが、SyncE及びIEEE-1588準拠の低ジッタ同期クロックを任意の組み合わせで同時生成できます。

Si5348は、25G、40G、100G PHYのジッタ仕様を余裕で満たしており、追加部品は必要ありません。

Silicon LabのClockBuilder Proソフトウェアスイートを使用して、シンプルかつ直感的に構成及びカスタマイズできます。