Cypress Semiconductor, CY23EP09ZXI-1H

-1H バージョンは、 3.3 V （ 2.5 V ）で最大 220 （ 200 ） MHz の周波数で動作し、 -1 デバイスよりも高いドライブを備えています。すべての部品には、 REF ピンの入力クロックにロックするオンチップ PLL が搭載されています。 フェーズロックループ (PLL) フィードバックはオンチップであり、 CLKOUT パッドから取得されます。それぞれ 4 つの出力の 2 つのバンクがあり、選択入力によって制御できます。すべての出力クロックが不要な場合は、バンク B を 3 つにすることができます。また、選択入力により、チップ及びシステムテストのために入力クロックを出力に直接適用することもできます。REF 入力に立ち上がりエッジがない場合（ ∼2 MHz ）、 PLL はパワーダウンモードに入ります。この状態では、出力が 3 つ示され、 PLL がオフになっているため、消費電流は 25 μ A 未満になります。S2 ： S1 が 1:0 の場合は、 PLL がバイパスされ、 REF が DC から最大許容周波数に出力されます。このモードでは、この部分はゼロ以外の遅延バッファのように動作し、出力は 3 つの値で表されません。