Altera プログラマブルロジック開発ツール FPGA MAX 10

Altera EK-10M08E144ES/Pは、MAX 10 FPGA技術及びEnpirion PowerSoCレギュレータを評価するためのエントリレベルのボードです。 この評価キットは、次の主要なコンポーネントブロックを備えています。

- Altera MAX 10 FPGA、10M08SAE144C8G (又はESタイプ)
- 8000論理素子(LE)
- 378 kビット(Kb) M9Kメモリ
- 32 → 172 (KB)ユーザーフラッシュメモリ
- 12ビットADC、1 MSPS
- 外部のUSB Blaster (RS 690-4093)、USB Blaster II、又はEthernet Blasterダウンロードケーブル(RS 906-3937)用のJTAGヘッダ
- 2種類のコンフィギュレーションイメージ(出荷時及びユーザー)に対応したフラッシュストレージ
- プログラマオブジェクトファイルによるデュアルイメージの自動コンフィギュレーション
- SRAMオブジェクトファイルによるFPGA設計の一時的なエンジニアリングデバッグ
- オンボードクロック回路(FPGAグローバルクロック入力に50 MHz発振器を接続)
- ボードには5.0 V USBから給電
- 消費電力計算や選択した内部ノードの電圧確認を行うための、マルチメータによる手動電流測定用のプローブポイント

一般的なユーザーI/O
- アナログ入力I/O x 8、Arduino I/O x 14、汎用I/O x 40
- ユーザー定義の赤色LED x 5
- USBケーブルからの給電を示す緑色LED x 1
- プッシュボタン及びDIPスイッチ

このキットの用途:
- 10M08S、144-EQFP FPGAの設計開発
- FPGA消費電力の測定
- 異なるI/O電圧間のブリッジ
- FPGA NORフラッシュメモリの読み取り / 書き込み
- ADCによる入力信号の測定
- Arduino UNO R3コネクタ又はスルーホールバイアによる外部機能やデバイスとのインターフェイス
- 設計モデルとしての基板や回路図の再利用

FPGAは、相互接続プログラムを通じて接続された構成可能ロジックブロック(CLB)のマトリクスから構成される半導体デバイスです。 ユーザーは、SRAMをプログラムすることによりこれらの相互接続を決定します。 CLBはシンプル(AND、ORゲートなど)にも、複雑(RAMのブロック)にもできます。 FPGAでは、デバイスが基板にはんだ付けされた後でも設計に変更を加えることが可能です。