RX130 512K/48K 100LQFP -40_+85C Touch
- RS品番:
- 234-7141P
- メーカー型番:
- R5F51308ADFP#30
- メーカー/ブランド名:
- ルネサス エレクトロニクス
1個小計 (トレイ詰め)*
￥1,340.00
(税抜)
￥1,474.00
(税込)
￥3,000円を超える注文については、送料無料
在庫あり
- 188 は 2025年12月10日 に入荷予定
「配達日を確認」をクリックすると、在庫と配送の詳細が表示されます。
個 | 単価 |
|---|---|
| 1 + | ￥1,340 |
* 表示は参考価格です。ご購入数量によって価格は変動します。なお、上記数量を大きく超える大量ご購入の際は右下チャットからお問合せください。
- RS品番:
- 234-7141P
- メーカー型番:
- R5F51308ADFP#30
- メーカー/ブランド名:
- ルネサス エレクトロニクス
仕様
データシート
その他
詳細情報
製品情報（複数選択可）を選択して、類似製品を検索します。
すべて選択 | 製品情報 | 内容 |
|---|---|---|
| ブランド | ルネサス エレクトロニクス | |
| ファミリー名 | RX130 | |
| パッケージタイプ | LQFP | |
| 実装タイプ | 表面実装 | |
| ピン数 | 100 | |
| デバイスコア | RX | |
| データバス幅 | 32bit | |
| プログラムメモリサイズ | 512 kB | |
| 最大周波数 | 32MHz | |
| RAMサイズ | 48 kB | |
| USBチャンネル | 1 | |
| SPIチャンネル数 | 8 | |
| 標準動作供給電圧 | 1.8 → 5.5 V | |
| USARTチャネルの数 | 0 | |
| CANチャンネル数 | 0 | |
| UARTチャンネル数 | 7 | |
| I2Cチャンネル数 | 8 | |
| イーサネットチャンネル数 | 0 | |
| 寸法 | 14 x 14 x 1.7mm | |
| プログラムメモリタイプ | フラッシュ | |
| インストラクションセットアーキテクチャ | CISC | |
| 最大イーサネットチャンネル数 | 0 | |
| ADC数 | 24 x 12ビット | |
| 長さ | 14mm | |
| ADCユニット数 | 1 | |
| 動作温度 Max | +85 °C | |
| PCIチャンネル数 | 0 | |
| LINチャネルの数 | 0 | |
| 高さ | 1.7mm | |
| 動作温度 Min | -40 °C | |
| 幅 | 14mm | |
| すべて選択 | ||
|---|---|---|
ブランド ルネサス エレクトロニクス | ||
ファミリー名 RX130 | ||
パッケージタイプ LQFP | ||
実装タイプ 表面実装 | ||
ピン数 100 | ||
デバイスコア RX | ||
データバス幅 32bit | ||
プログラムメモリサイズ 512 kB | ||
最大周波数 32MHz | ||
RAMサイズ 48 kB | ||
USBチャンネル 1 | ||
SPIチャンネル数 8 | ||
標準動作供給電圧 1.8 → 5.5 V | ||
USARTチャネルの数 0 | ||
CANチャンネル数 0 | ||
UARTチャンネル数 7 | ||
I2Cチャンネル数 8 | ||
イーサネットチャンネル数 0 | ||
寸法 14 x 14 x 1.7mm | ||
プログラムメモリタイプ フラッシュ | ||
インストラクションセットアーキテクチャ CISC | ||
最大イーサネットチャンネル数 0 | ||
ADC数 24 x 12ビット | ||
長さ 14mm | ||
ADCユニット数 1 | ||
動作温度 Max +85 °C | ||
PCIチャンネル数 0 | ||
LINチャネルの数 0 | ||
高さ 1.7mm | ||
動作温度 Min -40 °C | ||
幅 14mm | ||
Renesas Electronics RX130ファミリは、最大36チャンネルの静電容量式タッチセンサを内蔵しています。この静電容量型タッチセンサは、以前の製品に比べて検出方法が向上しているため、ノイズ耐性、感度、防水性が大幅に向上しています。その結果、障害が軽減され、タッチキーは標準的なアクリルやガラス以外の木材などのさまざまな材料に適用できるようになりました。
低電力設計及びアーキテクチャ
コード用のオンチップフラッシュメモリ、待機状態なし
最大6つの通信機能
5段階パイプライン付きハーバードCISCアーキテクチャ
オンチップデバッグ回路