SDRAM Infineon 64Mbit

3.0 V I/O 、 11 バス信号
シングルエンドクロック（ CK ）
1.8 V I/O 、 12 バス信号
差動クロック（ CK 、 CK# ）
チップ選択 (CS#)
8 ビットデータバス（ DQ [7:0] ）
読み取り / 書き込みデータストロボ（ RWDS ）
双方向データストロボ / マスク
すべてのトランザクションの開始時の出力。リフレッシュ遅延を示します
読み取りトランザクション中の出力を Read Data Strobe とします
書き込みトランザクション中に書き込みデータマスクとして入力します
RWDS DCARS タイミング
読み取りトランザクション中、 RWDS は 2 番目のクロックでオフセットされ、フェーズは CK からシフトされます
フェーズシフトクロックは、読み取りデータアイ内で RWDS 遷移エッジを移動するために使用されます
最大 333 MBps
Double Data Rate （ DDR ） - 1 クロックあたり 2 回のデータ転送
166 MHz クロックレート（ 333 MBps ） @ 1.8 V VCC
100 MHz クロックレート（ 200 MBps ） @ 3.0 V VCC
シーケンシャルバーストトランザクション
設定可能なバースト特性
ラップバースト長：
16 バイト（ 8 クロック）
32 バイト（ 16 クロック）
64 バイト（ 32 クロック）
128 バイト（ 64 クロック）
リニアバースト
ハイブリッドオプション - 1 つのラップされたバーストとそれに続くリニアバースト
各トランザクションで選択されたラップバーストタイプまたはリニアバーストタイプ
出力ドライブ強度を設定可能
低電力モード
ディープパワーダウン
パッケージ
24 ボール FBGA