Cypress Semiconductor, CY7C1412KV18-250B

Cypress Semiconductor CY7C1412KV18 シリーズは、 QDR II アーキテクチャを装備した 1.8 V 同期パイプライン SRAM です。QDR II アーキテクチャは、メモリアレイにアクセスするための読み取りポートと書き込みポートの 2 つの独立したポートで構成されています。読み取りポートには読み取り操作をサポートする専用のデータ出力があり、書き込みポートには書き込み操作をサポートする専用のデータ入力があります。

333 MHz クロック（高帯域幅用）
すべてのアクセスで 2 ワードバースト
ダブルデータレート（ DDR ）読み取りポートと書き込みポートの両方で、 333 MHz のインターフェイス
2 つの入力クロックで正確な DDR タイミングを実現します
クロックスキューとフライト時間の不一致を最小限に抑えるために、出力データ用に 2 つの入力クロックを用意しています
エコークロックは、高速システムでのデータキャプチャを簡素化します
1 つの多重化アドレス入力バスラッチは、読み取りポートと書き込みポートの両方のアドレス入力をアドレス指定します