マイクロチップ, デジタルシグナルプロセッサ, 40 MIPS, 256kB, 30 kB RAM, 100ピン, TQFP
- RS品番:
- 889-5566
- メーカー型番:
- DSPIC33FJ256GP710-I/PF
- メーカー/ブランド名:
- Microchip
ボリュームディスカウント対象商品
一括購入価格オプションを表示1 トレイ(1トレイ90個入り) 小計：*
￥158,420.97
(税抜)
￥174,263.04
(税込)
3,000円を超える注文については、送料無料
一時的に在庫切れ
- 本日発注の場合は 2027年4月26日 に入荷予定
「配達日を確認」をクリックすると、在庫と配送の詳細が表示されます。
個 | 単価 | 購入単位毎合計* |
|---|---|---|
| 90 - 360 | ￥1,760.233 | ￥158,421 |
| 450 - 810 | ￥1,741.444 | ￥156,730 |
| 900 - 2160 | ￥1,722.656 | ￥155,039 |
| 2250 - 4410 | ￥1,704.911 | ￥153,442 |
| 4500 + | ￥1,686.089 | ￥151,748 |
* 表示は参考価格です。ご購入数量によって価格は変動します。なお、上記数量を大きく超える大量ご購入の際は右下チャットからお問合せください。
- RS品番:
- 889-5566
- メーカー型番:
- DSPIC33FJ256GP710-I/PF
- メーカー/ブランド名:
- Microchip
仕様
データシート
その他
詳細情報
製品情報（複数選択可）を選択して、類似製品を検索します。
すべて選択 | 製品情報 | 内容 |
|---|---|---|
| ブランド | Microchip | |
| 最大クロック周波数 | 40MIPS | |
| プロダクトタイプ | デジタルシグナルプロセッサ | |
| MIPS | 70MIPS | |
| データバス幅 | 16bit | |
| RAMサイズ | 30kB | |
| インストラクションセットアーキテクチャ | RISC | |
| プログラムメモリサイズ | 256kB | |
| プログラムメモリタイプ | フラッシュ | |
| 最小電源電圧 | 3V | |
| 取付タイプ | 表面 | |
| パッケージ型式 | TQFP | |
| 動作温度 Min | -40°C | |
| ピン数 | 100 | |
| 動作温度 Max | 85°C | |
| 長さ | 14mm | |
| 幅 | 14mm | |
| 規格 / 承認 | No | |
| 高さ | 1.05mm | |
| 時間分解能 | 16bit | |
| 自動車規格 | AEC-Q100 | |
| タイマー数 | 9 | |
| PWM解像度 | 16bit | |
| ADCチャンネル数 | 64 | |
| ADC解像度 | 12bit | |
| PWMユニット数 | 8 | |
| すべて選択 | ||
|---|---|---|
ブランド Microchip | ||
最大クロック周波数 40MIPS | ||
プロダクトタイプ デジタルシグナルプロセッサ | ||
MIPS 70MIPS | ||
データバス幅 16bit | ||
RAMサイズ 30kB | ||
インストラクションセットアーキテクチャ RISC | ||
プログラムメモリサイズ 256kB | ||
プログラムメモリタイプ フラッシュ | ||
最小電源電圧 3V | ||
取付タイプ 表面 | ||
パッケージ型式 TQFP | ||
動作温度 Min -40°C | ||
ピン数 100 | ||
動作温度 Max 85°C | ||
長さ 14mm | ||
幅 14mm | ||
規格 / 承認 No | ||
高さ 1.05mm | ||
時間分解能 16bit | ||
自動車規格 AEC-Q100 | ||
タイマー数 9 | ||
PWM解像度 16bit | ||
ADCチャンネル数 64 | ||
ADC解像度 12bit | ||
PWMユニット数 8 | ||
- COO（原産国）:
- TH
dsPIC33FJxxxGPx06/x08/x10 16ビットデジタルシグナルコントローラ
設計者がMicrochip製のdsPIC33Fファミリのデジタルシグナルコントローラ(DSC)を使用すれば、シンプルなMCUでDSPのような性能を発揮できます。 dsPIC33FJxxxGPx06/x08/x10デバイスは、様々な用途に最適な汎用のDSCです。
CPUの特長
CPU速度: 最大40 MIPS
モディファイドハーバードアーキテクチャ
Cコンパイラで最適化された命令セットアーキテクチャ
16ビット幅のデータパス
24ビット幅の命令
最大4 M命令ワードに対応するリニアプログラムメモリ
最大64 KBに対応するリニアデータメモリ
83ベース命令、大半が1ワード / 1サイクル
16個の16ビット汎用レジスタ
2個の40ビットアキュムレータ、端数処理及び飽和オプション付き
非直接的な、Modulo及びビットリバースアドレッシングモード
ソフトウェアスタック
16 x 16分数 / 整数乗算
32/16及び16/16除算
単一サイクル乗算積算
デュアルデータフェッチ
最大40ビットデータに対し、最大±16ビットシフト
周辺機能
12/10ビットA/Dコンバータ(ADC) - 最大32チャンネル(モデルによって異なる)
9個の16ビットタイマ / カウンタ – 16ビットタイマをペアにして32ビットタイマモジュールを形成するオプションあり
16ビット入力キャプチャ機能
16ビット出力比較 / PWM出力機能
割り込みコントローラ
ダイレクトメモリアクセス(DMA)
2個の3線式SPIモジュール
I2CTMモジュール – モデルによって1個又は2個
2個のUARTモジュール
データコンバータインターフェイス(DCIモジュール)
拡張CAN (ECAN™)モジュール – モデルによって1個又は2個