Infineon, フラッシュメモリ 512Mbit CFI, SPI, 24-Pin, S25FS512SDSMFI011

S25FS512S は、シリアルペリフェラルインターフェイス（ SPI ）を介してホストシステムに接続します。従来の SPI シングルビットシリアル入出力（シングル I/O 又は SIO ）に加え、オプションの twobit （デュアル I/O 又は DIO ）及び 4 ビット幅のクワッド I/O （ QIO ）又はクワッド PeripheralInterface （ QPI ）シリアルコマンドもサポートされています。このマルチ幅のインターフェイスは、 SPI マルチ I/O 又は MIO と呼ばれます。さらに、 QIO と QPI 用の DDR （ Double Data Rate ）読み取りコマンドがあり、クロックの両端でアドレスと読み取りデータを転送します。 FS-S Eclipse アーキテクチャは、 1 回の操作で最大 512 バイトをプログラムできるページプログラミングバッファを備えているため、前世代の SPI プログラムや消去アルゴリズムより Fasterフラッシュメモリから直接コードを実行することは、 Execute-In-Place または XIP と呼ばれることがあります。クワッドコマンド又は DDR-Quad コマンドを使用して、 S25FS512S デバイスを高いクロックレートでサポートすることで、命令読み取り転送速度は、従来のパラレルインターフェイス、非同期、 NOR フラッシュメモリと同等又はそれを上回ると同時に、信号数を大幅に減らすことができます。 S25FS512S 製品は、高密度と、さまざまなモバイル又は組み込み用途で必要とされる柔軟性と高速性能を兼ね備えています。スペース、信号接続、及び電力の限られたシステムに最適なソリューションです。RAM へのコードシャドーイング、コードの直接実行（ XIP ）、及び再プログラム可能なデータの保存に最適です。