シンプル・プログラマブル・ロジック・デバイス（SPLD)とは？

技術が進化するにつれて、ソフトウェアとデバイスの必要性がよりカスタマイズ可能で多様化しています。電子デバイスの構成要素も例外ではありません。このガイドでは、シンプルなプログラマブルロジックデバイス（SPLD）の動作原理、応用分野、および利用可能な異なるプログラマブルロジックデバイスについて説明します。

シンプルなプログラマブルロジックデバイス（SPLD）について考える際には、まずプログラマブルロジックデバイスが何かを理解する必要があります。ロジックデバイスは、入力を受け取りそのゲートの規則に基づいてバイナリ出力を決定するロジックゲートの一種です。AND、NOR、ORなど多くのロジックゲートの規則があり、これらのロジックゲートは回路の意思決定者です。ただし、回路内の入力情報を変更する場合、通常は物理的なタスクとして実行する必要がありました。ここでプログラマブルロジックデバイスが異なり、これらはハードウェアの変更ではなく、ソフトウェアを介して消去および再プログラムできるデバイスです。これをさらに具体的に定義すると、SPLDはプログラマブルロジックデバイスの中で最も単純な形態です。

SPLDの場合、これらのプログラマブルデバイスにはANDゲートやORゲート、フリップフロップなどの単純なロジックゲートが含まれます。それらは次にソフトウェアおよびハードウェア記述言語（HDL）および/またはVery High-Speed Integrated Circuit（VHSIC）ハードウェア記述言語（VHDL）を使用してプログラムされます。VHDLとHDLは、コーディング言語と同様に動作し、ロジックデバイスにどのように実行するかを指示します。SPLDのためのコーディング言語の例にはCUPL、PALASM、ABELなどがあります。

SPLDはメモリとロジックデバイスの組み合わせであるため、シリコンアンチフューズを使用してメモリを保持します。これは、回路内のシリコンが変更されてメモリを保持できるようにされたものです。より揮発性のあるまたはより単純な形態のメモリの場合、入力は毎回プログラムする必要があり、これは追加の回路によって自動的に行うことができます。

利用可能なSPLDの最終タイプは、プログラマブル読み取り専用メモリまたはPROMです。

PAL

SPLDには、使用用途や機能に応じていくつかのタイプがあります。そのうちの最初が「Programmable Array Logic（PAL）」です。PALはANDゲートとORゲートを利用しており、ANDゲートはプログラマブルなゲートで、ORゲートは固定のゲートです。PALの構造は、情報がプログラマブルなANDゲートを通り、固定のORゲートを経て出力が生成される仕組みです。PALの利点は、その多様な機能と低消費電力により、他のSPLDと比較してセキュアで信頼性があり、予算に優しい選択肢となっています。

GAL

次に挙げられるSPLDのタイプは、「Generic Array Logic（GAL）」です。PALとGAL SPLDは同じ構造やアーキテクチャを持っており、プログラマブルなANDゲートと固定のORゲートが含まれます。ただし、PALとは異なり、GALのANDゲートは消去および再プログラムが可能であり、GAL SPLDの出力もプログラム可能です。これにより、回路の論理を必要に応じて変更できるため、GALは非常に柔軟性があります。

PLA

「Programmable Logic Array（PLA）」は、利用可能なSPLDの3番目のオプションです。このロジックデバイスには、GALやPALとは異なり、ANDゲートとORゲートの両方がプログラム可能です。PLAはデコーディングやデータタスクに使用できます。PLAは特定の機能や目的で製造されておらず、必要に応じて非常にカスタマイズ可能です。

PROM

最後のSPLDのタイプは「Programmable Read Only Memory（PROM）」です。これは読み取り専用のメモリであり、製造時にデータを入力することはありません。これは、ユーザーが必要に応じてデータを入力できることを意味します。ただし、一旦データが入力されると、それを修正または変更することはできません。

プログラマブルロジックデバイス（PLD）

固定論理デバイスとは異なり、プログラマブルロジックデバイスは製造および目的達成後に再プログラムできます。PLDは主に3つのカテゴリに分類されます：SPLD、Complex Programmable Logic Devices（CPLD）、およびField Programmable Gate Array（FPGA）です。 SPLDは単純なタスクを実行するように設計されていますが、CPLDはより複雑な機能を備えています。ただし、CPLDの回路はFPGAほど複雑ではないため、CPLDはPLDの中間地点と言えます。CPLDのアーキテクチャは、PALまたはPAL機能のブロックであり、それらのブロックの間にはGlobal Interconnection Matrix（GIM）があります。ブロック間のGIMはプログラムされ、その周りのロジックブロックを利用するようになっています。CPLDは、比較的低い消費電力であるため、携帯用デジタルデバイスで一般的に見られます。

PLDの最後のタイプはFPGAです。これは以前に述べたSPLDとは異なり、単純なANDおよびORロジックパスウェイではなく、ロジックブロックから構成されています。以前のSPLDと同様に、FPGAはタスクに応じて非常にカスタマイズ可能であり、エンジニアは物理的なハードウェアの変更なしにデバイスを複数回再プログラムできます。FPGAは商業、自動車、産業など幅広い産業で一般的に使用されています。車両、電子デバイス、産業用オートメーションなどで見られます。消費電力が多いため、より高価なオプションではありますが、より複雑なタスクを実行できる論理デバイスが必要な場合には最適な選択肢です。