PAL
SPLDには、使用用途や機能に応じていくつかのタイプがあります。そのうちの最初が「Programmable Array Logic(PAL)」です。PALはANDゲートとORゲートを利用しており、ANDゲートはプログラマブルなゲートで、ORゲートは固定のゲートです。PALの構造は、情報がプログラマブルなANDゲートを通り、固定のORゲートを経て出力が生成される仕組みです。PALの利点は、その多様な機能と低消費電力により、他のSPLDと比較してセキュアで信頼性があり、予算に優しい選択肢となっています。
GAL
次に挙げられるSPLDのタイプは、「Generic Array Logic(GAL)」です。PALとGAL SPLDは同じ構造やアーキテクチャを持っており、プログラマブルなANDゲートと固定のORゲートが含まれます。ただし、PALとは異なり、GALのANDゲートは消去および再プログラムが可能であり、GAL SPLDの出力もプログラム可能です。これにより、回路の論理を必要に応じて変更できるため、GALは非常に柔軟性があります。
PLA
「Programmable Logic Array(PLA)」は、利用可能なSPLDの3番目のオプションです。このロジックデバイスには、GALやPALとは異なり、ANDゲートとORゲートの両方がプログラム可能です。PLAはデコーディングやデータタスクに使用できます。PLAは特定の機能や目的で製造されておらず、必要に応じて非常にカスタマイズ可能です。
PROM
最後のSPLDのタイプは「Programmable Read Only Memory(PROM)」です。これは読み取り専用のメモリであり、製造時にデータを入力することはありません。これは、ユーザーが必要に応じてデータを入力できることを意味します。ただし、一旦データが入力されると、それを修正または変更することはできません。